在半導(dǎo)體產(chǎn)業(yè)里，每數(shù)年就會(huì)出現(xiàn)一次小型技術(shù)革命，每10~20年就會(huì)出現(xiàn)大結(jié)構(gòu)轉(zhuǎn)變的技術(shù)革命。而今天，為半導(dǎo)體產(chǎn)業(yè)所帶來的革命，并非一定是將制程技術(shù)推向更細(xì)微化與再縮小裸晶尺寸的技術(shù)，還可能是在封裝技術(shù)的變革。
從2016年開始，全球的半導(dǎo)體技術(shù)論壇、各研討會(huì)幾乎都脫離不了討論FOWLP(FanOutWaferLevelPackage，扇出型封裝)這項(xiàng)議題。FOWLP為整個(gè)半導(dǎo)體產(chǎn)業(yè)帶來如此大的沖擊性，莫過于扭轉(zhuǎn)了未來在封裝產(chǎn)業(yè)上的結(jié)構(gòu)，影響了整個(gè)封裝產(chǎn)業(yè)的制程、設(shè)備與相關(guān)的材料，也將過去前后段鮮明區(qū)別的制程融合在一起。
FOWLP，其采取拉線出來的方式，成本相對(duì)便宜；FOWLP可以讓多種不同裸晶，做成像WLP制程一般埋進(jìn)去，等于減一層封裝，假設(shè)放置多顆裸晶，等于省了多層封裝，有助于降低客戶成本。
它和WLP的FanIn有著明顯差異性，最大的特點(diǎn)是在相同的芯片尺寸下，可以做到范圍更廣的重分布層(RedistributionLayer)?；谶@樣的變化，芯片的腳數(shù)也就將會(huì)變得更多，使得未來在采用這樣技術(shù)下所生產(chǎn)的芯片，其功能性將會(huì)更加強(qiáng)大，并且將更多的功能整合到單芯片之中，同時(shí)也達(dá)到了無載板封裝、薄型化以及低成本化等的優(yōu)點(diǎn)。
在晶圓的制程中，從半導(dǎo)體裸晶的端點(diǎn)上，拉出所需的電路到重分布層(RedistributionLayer)，進(jìn)而形成封裝。在這樣的基礎(chǔ)上就不需要封裝載板，更不用打線(Wire)以及凸塊（Bump），進(jìn)而得以降低30%的生產(chǎn)成本，以及減少芯片的厚度。下面基本上就是FOWLP封裝技術(shù)的簡(jiǎn)略示意圖。
在芯片中的重分布層會(huì)因?yàn)榭s短電路的長(zhǎng)度，使得電氣信號(hào)大幅度的提高。相較于WLCSP的半導(dǎo)體芯片面積和封裝面積，F(xiàn)OWLP技術(shù)下的芯片的面積比原本封裝后面積小很多。
因此，可以完成更多腳位設(shè)計(jì)，或是大大減少封裝后半導(dǎo)體芯片的面積，達(dá)到小型化芯片的需求。使得原本需要數(shù)顆生產(chǎn)成本較高的直通硅晶穿孔(TSV：Through-SiliconVia)，進(jìn)化到能將不同的組件透過封裝技術(shù)整合在一起，并且小型化的SiP(SysteminPackage)封裝技術(shù)。
為了形成重分布層，必須將封裝制程導(dǎo)入晶圓的前段制程，因此也打破了固有前段制程與后段制程藩籬，這對(duì)于芯片生產(chǎn)者來說如何完成到一貫性的制程技術(shù)(FullTurnkey)就顯得相當(dāng)重要。在此之下，封裝代工業(yè)者以及封裝載板材料業(yè)者或許就會(huì)出現(xiàn)是否能繼續(xù)存活下去的關(guān)鍵問題。因此，對(duì)于未來的半導(dǎo)體世界來說，決勝手段已不是僅僅只是在5nm、3nm制程細(xì)微化的能力，而是已經(jīng)延伸到前后段一貫性的制程。
1.晶圓的制備及切割–將晶圓放入劃片膠帶中，切割成各個(gè)單元準(zhǔn)備金屬載板–清潔載板及清除一切污染物
2.層壓粘合–通過壓力來激化粘合膜
3.重組晶圓–將芯片從晶圓拾取及放置在金屬載板上
4.制模–以制模復(fù)合物密封載板
5.移走載板–從載板上移走已成型的重建芯片
6.排列及重新布線–在再分布層上(RDL)，提供金屬化工藝制造I/O接口
7.晶圓凸塊–在I/O外連接口形成凸塊
8.切割成各個(gè)單元–將已成型的塑封體切割
簡(jiǎn)單來說，F(xiàn)OWLP是一種把來自于異質(zhì)制程的多顆晶粒結(jié)合到一個(gè)緊湊封裝中的新方法。它與傳統(tǒng)的矽載板(SiliconInterposer)式不同。
而FOWLP主要的特色與優(yōu)勢(shì)在于：
1 . 不 殘 留 矽 晶 圓
雖然FOWLP通常需要利用矽晶圓作為載體，但矽晶圓不會(huì)留在封裝中。晶粒到晶粒以及晶粒到球閘陣列封裝(BGA)的連接性是直接透過封裝的重布層(RDL)來實(shí)現(xiàn)的。
2.成本較低
FOWLP不需要中介層或插入矽穿孔(TSV)，因此成本較低。而且，還不必?fù)?dān)心TSV對(duì)電氣特性帶來的負(fù)面效應(yīng)。
3 . 屬 無 基 板 封 裝
FOWLP是一種無基板(Substrate-less)的封裝方式，所以其垂直高度較低。此外，縮短與散熱片之間的距離，也較不用擔(dān)心熱沖擊。
4 . 實(shí) 現(xiàn) POP 設(shè) 計(jì)
歸功于免除了基板與中介層而取得的薄型化優(yōu)勢(shì)，F(xiàn)OWLP能提供額外的垂直空間讓更多的元件可以向上堆疊。這是透過矽穿封裝孔(TPV)來達(dá)成的，并能進(jìn)一步實(shí)現(xiàn)層疊封裝(POP)設(shè)計(jì)。與TSV不同，TPV比較像傳統(tǒng)使用的通孔(Via)，因此較不用擔(dān)憂良率與可靠性。當(dāng)要在封裝中整合第三方DRAM時(shí)，此作法特別有用。
雖然FOWLP可滿足更多I/O數(shù)量之需求。然而，如果要大量應(yīng)用FOWLP技術(shù)，首先必須克服以下之各種挑戰(zhàn)問題：
1 .焊 接 點(diǎn) 的 熱 機(jī) 械 行 為
因FOWLP的結(jié)構(gòu)與BGA構(gòu)裝相似，所以FOWLP焊接點(diǎn)的熱機(jī)械行為與BGA構(gòu)裝相同，F(xiàn)OWLP中焊球的關(guān)鍵位置在硅晶片面積的下方，其最大熱膨脹系數(shù)不匹配點(diǎn)會(huì)發(fā)生在硅晶片與PCB之間。
2 . 晶 片 位 置 之 精 確 度
在重新建構(gòu)晶圓時(shí)，必須要維持晶片從持取及放置（PickandPlace）于載具上的位置不發(fā)生偏移，甚至在鑄模作業(yè)時(shí)，也不可發(fā)生偏移。因?yàn)榻殡妼娱_口，導(dǎo)線重新分布層（RedistributionLayer;RDL）與焊錫開口（SolderOpening）制作，皆使用黃光微影技術(shù)，光罩對(duì)準(zhǔn)晶圓及曝光都是一次性，所以對(duì)于晶片位置之精確度要求非常高。
3 . 晶 圓 的 翹 曲 行 為
人工重新建構(gòu)晶圓的翹曲（Warpage）行為，也是一項(xiàng)重大挑戰(zhàn)，因?yàn)橹匦陆?gòu)晶圓含有塑膠、硅及金屬材料，其硅與膠體之比例在X、Y、Z三方向不同，鑄模在加熱及冷卻時(shí)之熱漲冷縮會(huì)影響晶圓的翹曲行為。
在常壓時(shí)被膠體及其他聚合物所吸收的水份，在經(jīng)過220~260℃迴焊（Reflow）時(shí)，水份會(huì)瞬間氣化，進(jìn)而產(chǎn)生高的內(nèi)部蒸氣壓，如果膠體組成不良，則易有膠體剝落之現(xiàn)象產(chǎn)生。
此外，市場(chǎng)的發(fā)展也給FOWLP封裝技術(shù)帶來了一定的挑戰(zhàn)。
根據(jù)麥姆斯咨詢的一份報(bào)告顯示，盡管扇入型封裝技術(shù)的增長(zhǎng)步伐到目前為止還很穩(wěn)定，但是全球半導(dǎo)體市場(chǎng)的轉(zhuǎn)變，以及未來應(yīng)用不確定性因素的增長(zhǎng)，將不可避免的影響扇入型封裝技術(shù)的未來前景。
隨著智能手機(jī)出貨量增長(zhǎng)從2013年的35%下降至2016年的8%，預(yù)計(jì)到2020年這一數(shù)字將進(jìn)一步下降至6%，智能手機(jī)市場(chǎng)引領(lǐng)的扇入型封裝技術(shù)應(yīng)用正日趨飽和。盡管預(yù)期的高增長(zhǎng)并不樂觀，但是智能手機(jī)仍是半導(dǎo)體產(chǎn)業(yè)發(fā)展的主要驅(qū)動(dòng)力，預(yù)計(jì)2020年智能手機(jī)的出貨量將達(dá)20億部。
在琳瑯滿目的新技術(shù)中，扇出型晶圓級(jí)封裝運(yùn)作了近10年之后，現(xiàn)在已成為移動(dòng)市場(chǎng)的首選。第一代扇出型封裝是采用英飛凌（Infineon）的嵌入式晶圓級(jí)球閘陣列（eWLB）技術(shù)，此為2009年由飛思卡爾
（Freescale，現(xiàn)為恩智浦）所推出。但是，集成扇出型封裝（InFO）在此之前就只有臺(tái)積電能夠生產(chǎn)！
一些封測(cè)廠正在開發(fā)下一波高端智能手機(jī)的高密度扇出封裝，盡管一些新的、有競(jìng)爭(zhēng)力的技術(shù)正開始在市場(chǎng)上涌現(xiàn)，安靠、日月光、星科金朋等公司卻仍在銷售傳統(tǒng)的低密度扇出封裝。低密度扇出，有時(shí)也稱為標(biāo)準(zhǔn)密度扇出，是整個(gè)扇出市場(chǎng)的兩大主要類別之一，另一種則是高密度扇出。
根據(jù)日月光的定義，針對(duì)移動(dòng)、物聯(lián)網(wǎng)及其相關(guān)應(yīng)用，低（或標(biāo)準(zhǔn)）密度的扇出被定義為不到500個(gè)輸入/輸出、以及超過8微米的線寬和間距的封裝，而線寬和間距指的是金線或金屬軌跡的寬度，以及封裝產(chǎn)品中軌跡之間的間距。
針對(duì)中高端應(yīng)用，高密度的扇出有超過500個(gè)輸入/輸出和不到8微米的線寬/間距。臺(tái)積電的InFo（集成扇出封裝）技術(shù)是最引人注目的高密度扇出的例子，它被采用到蘋果最新的iphone中。其他的封測(cè)廠也在競(jìng)相追逐高密度的扇出市場(chǎng)。
值得一提的是，除去以上10家能提供扇出晶圓及封裝的公司，全球第二大晶圓代工廠三星，也在大力研發(fā)FOWLP技術(shù)。
此前，三星對(duì)FOWLP技術(shù)的態(tài)度是較為消極的，因?yàn)槿菍?duì)其所擁有的層迭封裝技術(shù)（PoP；PackageonPackage）比較自信。但因臺(tái)積電掌握扇出型封裝而奪得蘋果A10處理器大單后，三星對(duì)FOWLP技術(shù)的態(tài)度有了很大改觀，并積極研發(fā)。
在最近的統(tǒng)計(jì)中，有些供應(yīng)商正在出貨或準(zhǔn)備出貨至少6個(gè)或更多不同的低密度扇出技術(shù)類型。YoleDéveloppement的分析師JérômeAzemar說，“從長(zhǎng)期來看，這些眾多的封裝類型沒有太多的生長(zhǎng)空間，很可能其中一些會(huì)消失，或者只是變得越來越相似，盡管他們的名字不同。”
飽受眾人所注目的FOWLP封裝技術(shù)，雖然得以大幅度簡(jiǎn)化過去需要復(fù)雜制程的封裝工程，但是，在硅晶圓部分(前段制程)，還是必須利用濺鍍以及曝光來完成重分布層。
到今天為止，在先進(jìn)的封裝制程技術(shù)上無論是從覆晶封裝(FlipChip)，還是2.5D/3D領(lǐng)域的直通硅晶穿孔技術(shù)，制作困難度都不斷的增加，投入成本也一直在增加，因此如果想直接跨入FOWLP封裝技術(shù)領(lǐng)域，實(shí)在很難期望一步就能夠達(dá)成。
不過雖然如此困難，但各大半導(dǎo)體業(yè)者仍舊持續(xù)投入大量的研發(fā)成本，為的就是期望能早一日進(jìn)入這一個(gè)先進(jìn)的封裝世界。尤其在臺(tái)積電在利用FOWLP這個(gè)封裝技術(shù)拿下了APPLE所有iPhone7的A10處理器而受到注目之后，相信未來并不是只有APPLE，而是所有新一代的處理器都將會(huì)導(dǎo)入FOWLP這一個(gè)封裝制程。
根據(jù)市場(chǎng)調(diào)查公司的研究，到了2020年將會(huì)有超過5億顆的新一代處理器采用FOWLP封裝制程技術(shù)，并且在未來，每一部智能型手機(jī)內(nèi)將會(huì)使用超過10顆以上采用FOWLP封裝制程技術(shù)生產(chǎn)的芯片。研究機(jī)構(gòu)Yole認(rèn)為，在蘋果和臺(tái)積電的引領(lǐng)下，扇出型封裝市場(chǎng)潛力巨大。
市場(chǎng)調(diào)查公司相信，在未來數(shù)年之內(nèi)，利用FOWLP封裝制程技術(shù)生產(chǎn)的芯片，每年將會(huì)以32%的年成長(zhǎng)率持續(xù)擴(kuò)大其市場(chǎng)占有，到達(dá)2023年時(shí)，F(xiàn)OWLP封裝制程技術(shù)市場(chǎng)規(guī)模相信會(huì)超過55億美元的市場(chǎng)規(guī)模，并且將會(huì)為相關(guān)的半導(dǎo)體設(shè)備以及材料領(lǐng)域帶來22億美元以上的市場(chǎng)潛力。
